

Impacto da Política de Substituição de Cache na Eficiência de Canais Laterais: LRU versus Tree-PLRU



RESUMO: Este trabalho compara, por simulação no gem5, as políticas de substituição LRU e Tree-PLRU na cache L2, motivado pelo uso do estado dessas políticas como canal lateral de temporização. Para o workload avaliado, as duas produziram resultados idênticos: com miss rate de 99,54% na L2, a ausência de reuso torna a escolha da vítima irrelevante.

Autores

Felipe Gabriel de Carvalho
Felipe Silva Barros
Gabriel Henrique de Moraes
Gustavo Henrique dos Santos Dias
Thiago Henrique Gomes Feliciano
Professor: Matheus Alcântara Souza - matheusalcantara@pucminas.br

1 Introdução

As políticas de substituição definem qual linha da cache é removida quando novos dados precisam ser armazenados. Embora projetadas com foco em desempenho, o estado interno delas também pode ter implicações de segurança. Xiong et al. (2021) mostraram que o estado das políticas LRU e PLRU pode ser usado como canal de temporização entre processos, mesmo quando os acessos resultam em cache hits: os metadados da cache também são uma superfície de ataque. A avaliação deles, porém, concentrou-se principalmente na cache L1. A LRU rastreia a linha usada há mais tempo; a Tree-PLRU aproxima essa ordem com uma árvore de bits, cujo estado é mais simples de atualizar.

2 Problema e Hipótese

PROBLEMA: a política de substituição da L2 altera de forma mensurável o desempenho da hierarquia de memória? Esse nível não foi avaliado experimentalmente por Xiong et al. (2021).
HIPÓTESE: a Tree-PLRU, por aproximar a ordem de uso com uma árvore de bits, apresenta desempenho diferente da LRU.
OBJETIVO: comparar LRU e Tree-PLRU na L2 por miss rate, latência de miss, substituições, CPI e tempo de execução.

3 Metodologia

Simulação no gem5, alterando apenas a política de substituição da L2 entre as execuções.
Arquitetura simulada:
• Processador: 1 núcleo a 2 GHz
• L1 de instruções e de dados: 32 KB, 2-way, 2 ciclos
• L2 compartilhada: 256 KB, 8-way, 10 ciclos (LRU ou Tree-PLRU)
• Memória principal: DDR4, 100 ns · linha de 64 bytes
Procedimento: (1) executar um workload intensivo em memória com LRU (baseline); (2) executar o mesmo workload com Tree-PLRU; (3) extrair as estatísticas do stats.txt e calcular a variação percentual em relação ao baseline. Métricas: miss rate, hits, misses, replacements, MPKI, latência média de miss, ciclos, CPI, tráfego e energia da DRAM e ocupação média da L2. Como o gem5 é determinístico para a mesma configuração e semente, cada configuração foi executada uma vez.

4 Resultados

Todas as principais métricas foram idênticas entre LRU e Tree-PLRU: 248.029 instruções, $2,589 \times 10^6$ ciclos, CPI de 10,44 e os mesmos hits e misses em todos os níveis de cache. Só a ocupação média da L2 e a energia da DRAM variaram ($\approx -0,01\%$), uma diferença desprezível.

5 Análise

A L2 teve miss rate de 99,54%: apenas 83 hits em 18.031 acessos. Os dados quase nunca são reutilizados enquanto estão na cache, então a linha removida pela LRU ou pela Tree-PLRU dificilmente geraria um hit depois. O mix de instruções confirma o padrão de streaming (131.626 escritas de ponto flutuante e 16.197 writebacks na L1D), e o CPI de 10,44 mostra que o processador passa boa parte do tempo esperando a memória.

Métrica	LRU	Tree-PLRU	Δ
Ciclos	$2,589 \times 10^6$	$2,589 \times 10^6$	0,00%
CPI	10,44	10,44	0,00%
Miss rate L1D	10,71%	10,71%	0,00%
Miss rate L2	99,54%	99,54%	0,00%
Hits L2	83	83	0,00%
Misses L2	17.948	17.948	0,00%
Replacements L2	1.564	1.564	0,00%
MPKI L2	72,36	72,36	0,00%
Latência de miss L2 (ticks)	85.928	85.928	0,00%
Ocupação média L2	47,77%	47,77%	-0,01%
Energia DRAM (pJ)	$2,741 \times 10^9$	$2,741 \times 10^9$	-0,01%

Tabela: LRU vs. Tree-PLRU na cache L2 (Δ em relação ao baseline LRU)

99,54%

de miss rate na L2: só 83 hits em 18.031 acessos

0,00%

de diferença entre LRU e Tree-PLRU em ciclos, CPI, hits, misses e latência

6 Conclusão

A hipótese não foi confirmada: para o workload avaliado, a Tree-PLRU teve desempenho equivalente ao da LRU: sem reuso dos dados, a política de substituição não tem como fazer diferença. O resultado não vale para qualquer aplicação, já que workloads com maior localidade temporal e mais pressão sobre os conjuntos da L2 podem revelar diferenças. A principal contribuição é mostrar que a escolha do workload é decisiva nesse tipo de comparação. Trabalhos futuros: workloads com working set próximo da capacidade da L2; variar capacidade e associatividade da L2; estender a análise à LLC e a cenários multi-núcleo; incluir outras políticas (como a aleatória); e avaliar experimentalmente o estado da substituição como canal lateral de temporização.

Referências

- Xiong, W., Katzenbeisser, S. e Szefer, J. (2021). Leaking information through cache LRU states in commercial processors and secure caches. IEEE Transactions on Computers.
Deng, S., Xiong, W. e Szefer, J. (2019). Analysis of secure caches using a three-step model for timing-based attacks. Journal of Hardware and Systems Security, 3:397–425.
Giner, L. et al. (2024). Generic and automated drive-by GPU cache attacks from the browser. Proc. 19th ACM Asia Conference on Computer and Communications Security, 128–140.
Hu, G. e Lee, R. B. (2024). Random and safe cache architecture to defeat cache timing attacks.
Lee, J., Sang, F. e Kim, T. (2024). Prime+Retouch: When cache is locked and leaked. arXiv:2402.15425.